您好、欢迎来到现金彩票网!
当前位置:至尊彩票 > 浮动磁头 >

第2章 微型计算机的基本组成电路——郑学坚、周斌《微型计算机原

发布时间:2019-05-27 14:17 来源:未知 编辑:admin

  第2章 微型计算机的基本组成电路——郑学坚、周斌《微型计算机原理及应用》.ppt

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  为了区分不同的存储单元,为每个单元赋予唯一的单元地址,以便按地址访问。 我们把一个存储单元所存储的内容(指令或数据)称为“存储字“。 不同的机器,其存储字长是不一样的,但为了方便处理字符信息,通常都将存储字长设计为8位二进制(即一个字节)的倍数。(也就是说:一个存储字由一个或多个字节构成) 现代计算机通常规定:既可按字寻址(一次读/写一个存储字);也可按字节寻址(一次读/写一个存储字中的某个字节)。 那么,主存中存储单元地址是如何分配呢?存储字的地址又是如何规定的? 举例说明: 图(a):IBM 370, 字长32位,每个存储字由连续的4个字节构成,每个字节都有自己的地址,每个存储字的地址就用构成该字的高位字节的地址来表示。这样,所有的字地址都是4的整数倍(对应地址码的最低两位为00),同一个字的不同字节的位置可以用地址码的最后两位来区分。 图(b):PDP-11,字长16位,每个存储字由连续的2个字节构成,每个存储字的地址就用构成该字的低位字节的地址来表示(因为同一个字中字节排列顺序不同,此处:低位字节在前,高位字节在后;IIBM 370: 高位字节在前,低位字节在后)。所有的字地址都是2的整数倍(对应地址码的最低两位为0),同一个字的两个字节的位置可以用地址码的最后一位来区分。 举例:这两个例子正好是一个大端,小端模式问题: 低字节存在低地址端,高字节存在高地址端,即小端;低位字节地址为字地址 PDP-11小端:存储字长2字节,字地址由存储字中低位字节的位置 高字节存在低地址端,低字节存在高地址端,即大端;高位字节地址为字地址 IBM 370 大端;存储字长4B,按字节编地址时,字地址取了每个字的高位字节地址。 寻址: IBM 370 计算机按字节寻址时,假如寻址6号字节时,6=0110,前两位的01指出字地址为0100=4;后两位的01指出字节地址10偏移2个字节 PDP-11取3号地址0011字节地址用最后一位地址来表示偏移=字长-低位字节-1=2-1-1=0,前面的高地址表示字地址0010。 * 存储容量=存储单元的个数*存储字长 ——用位表示,1GB=1073741824bit,存储单元:268435456个=228,按字节230 * 主存的技术指标主要有存储容量和存储速度。 存储容量—主存存放二进制信息的总量,通常采用总字节数来表示。即:存储容量=存储单元个数X存储字长/8。例如,某32位机主存的存储容量为4GB,则按字节寻址的地址线位;按字寻址对应的地址线位地址线位用于区分同一个字中的4个不同字节)。一般来说,主存容量越大,计算机运行程序时访问辅存的次数就越少,整机性能就越好。 存储速度:通常使用存取时间和存取周期来表示。 存取时间—又称为存储器的访问时间,是指从启动一次存储器操作(读或写)到存储器完成该操作为止所需要的全部时间。根据操作类型的不同,存取时间有读出时间和写入时间两种。读出时间是指从存储器接收到有效地址开始,到存储器产生有效输出为止所需的全部时间;写入时间是指从存储器接收到有效地址开始,到存储器把数据写入被选中单元为止所需的全部时间。 存储周期—是指存储器连续两次独立的存储器操作所需的最小间隔时间。存储周期有读周期和写周期两种。为方便实现,通常设定:读周期=写周期。另外,存储周期通常大于存取时间。现代MOS型存储器的存取周期可达100ns;双极型可达10ns。 存储器的带宽:是指单位时间内存储器存取的信息量,通常用位/秒来表示。带宽是与存取周期密切相关的指标,是衡量数据传输率的重要技术指标,也是改善机器性能瓶颈的一个关键因素。例如,设存取周期为500ns,每个存取周期可访问的信息量为16位二进制,则它的带宽为32M位/秒。 * 现代计算机的主存都是采用半导体存储器构成的。现代半导体存储器都用超大规模集成电路工艺制成芯片(即半导体存储芯片),其优点是集成度高、体积小、功耗低、存取时间短。 这里简单介绍半导体存储芯片的基本结构和译码驱动方式。 基本结构: 在一个芯片内集成了存储矩阵、译码驱动电路和读/写电路等。 存储矩阵具有二进制信息记忆功能,是构成存储芯片的核心;译码驱动电路的作用是将地址总线上给出的地址信号翻译成对应存储单元的选择信号;读/写电路用来完成读/写操作,包括读出放大器和写入电路两部分。 存储芯片通过地址总线、数据总线和控制总线与外部连接。其中: 地址线是单向输入的,其位数取决于芯片内存储单元的个数;数据线是双向的,其位数也取决于芯片的存储字长。地址线和数据线的位数共同反映存储芯片的容量。例如:(见PPT) 控制线主要有读/写控制线和片选线。 读/写控制线决定存储芯片进行读操作还是写操作。有的芯片的读/写控制线根(用电平高低来区分读和写操作),有的芯片的读/写控制线根(即读控制线和写控制线)。 片选线用来选择存储芯片。因为主存是由许多存储芯片组成的,为此需要用片选信号来确定选择哪些芯片进行读/写。下面举例说明片选线的作用。(见下一页PPT) * 存储芯片片选线的作用: (举例说明) 假设手头只有16K X 1位的存储芯片,欲组成64K X 8位(或写成64KB)的存储器。共需要多少芯片?片选线如何连接? 显然,就单个芯片而言,无论存储单元的个数还是存储字长都不满足要求,需要在两个方面进行扩展(即使用多个芯片组成)。 由8个芯片可组成16K X 8位的存储器(称为一组);由四组芯片便可组成64K X 8位的存储器。因此共需要32片。 同一组芯片的片选线连接在一起,不同组的片选线分别引出。当每次读/写一个存储字时,只需要选中该存储字所在那组芯片即可。例如,当地址为65535(最后一个地址)时,应使第四组芯片的片选线有效。 * 存储器如何知道读取那个芯片的存储字,需要把地址信号译码驱动。译码驱动的方法有两种线位的存储器,只需要一组放上8个芯片就可以了。16根地址线; 每根字线个一位芯片,这样通过读写电路出来或者写入的都是8位二进制D0…D7 特点:用一根字选择线,直接选中一个存储单元的各位(如一个字节),结构方法简单,适合于容量不大的芯片。 * 重合法:又称双译码方式。举例说明,某存储芯片容量为1K X 1位(地址线位),采用重合法,其结构示意图见本页PPT。 存储矩阵为32 X 32,使用64根选择线根。X向选择线行中选中一行;Y向选择线列中选中一列。由两个方向的选择线共同作用便可选中某行和某列交叉处的那个存储位。相应地,外部给出的10位地址码被分成两部分(各5位),对应有两个地址译码器(X和Y向各一个),例如:X向地址译码器将低5位地址翻译成过选择行选择信号, Y向地址译码器将高5位地址翻译成过选择列选择信号。 假设外部地址为0000000000,则选中第0行和第0列交叉处的那个存储位。 在这种方式中,选中哪个存储位是由X和Y两个方向的地址共同决定的,故称为重合法或双译码方式。 适用于容量较大的存储芯片(对于本例,若采用线个这样的芯片) * 掩模ROM是利用耦合元件MOS管的有无来确定是否为0,1的. 如果行列地址有效,有MOS管则导通,导通以后接地所以所以读放大器左边为0,放大后反向输出为1; 如果行列地址有效以后没有MOS管,则读放大器左边高电平,输出为0; MOS管做好以后就不能改了,所以是只读的; PROM是可一次性写入的可编程存储器;是用双极型电路和熔丝组成,熔丝是否断掉来判断0,1;熔丝在高电流出现的时候就会烧断,并且烧断后不能再恢复,所以是一次性的 * 3、紫外线可擦除可编程ROM(Erasable Programmable ROM, EPROM): 可通过紫外线照射的方式擦除其中的内容,之后重新写入新的内容,可以多次擦除和多次重写。 目前用的最多的EPROM是FAMOS型EPROM,其基本存储电路是一个页数的MOS管,即浮动栅雪崩注入型MOS管。如图4.30所示。 原理简述如下:在漏极D上加正电压(如25V 、50ms宽的正脉冲),便会形成如图所示的浮动栅(被二氧化硅绝缘物所包围),它阻止源极S和漏极D之间导通,使得MOS管处于“0”状态; 在漏极D上不加正电压,就不会形成浮动栅,MOS管就是导通的,即处于“1”状态。 芯片出厂时内容为全“1”,用户可根据需要将自己的内容写入芯片(即将某些位置的MOS管的漏极D端施加正电压,从而某些二进制位从“1”改变为“0”)。这就是“编程”。 可通过紫外线照射,驱赶所有的浮动栅,从而使芯片恢复到出厂时的全“1”状态。之后可再次写入新的内容。 * 举例:INTEL 2716 (容量为2K X 8位) 如图所示,给出了2716芯片的逻辑图和引脚图。 解释:地址线;数据线;两个电源引脚(Vcc接+5V,Vpp平时接+5V,编程时接+25V)和一个接地引脚(Vss); ~CS为片选端,读出时接低电平;编程时接高电平。 ~PD/progr为功率下降/编程输入端,当读出时应为低电平(若此端接高电平,则使芯片进入功耗下降状态,可以芯片的功耗从525mW降至132mW);当编程时应施加宽度50~55ms的+5V脉冲(称为编程脉冲)。 * Flash memory指的是“闪存”,所谓“闪存”,它也是一种非易失性的内存,属于EEPROM的改进产品。它的最大特点是必须按块(Block)擦除(每个区块的大小不定,不同厂家的产品有不同的规格,一般为256KB到20MB),而EEPROM则可以一次只擦除一个字节(Byte)。目前“闪存”被广泛应用在计算机中的主板(保存BIOS资料)、PDA、数码相机、录音笔、手机、数字电视、游戏机等电子产品中, “优盘”则是闪存走进日常生活的标志性事件。 闪存既可以读也可以写,但是将其用来取代RAM就显得不合适,因为RAM需要能够按字节改写,而Flash ROM做不到。 哪些是闪存呢?它的主要应用范围有哪些呀?bios系统,主要是用于存储基本的信息,比如输入输出驱动什么的;现在都是主板可升级的,就是用闪盘实现的. 还有移动磁盘,比如u盘,MP3.MP4.MP5.等等,当然除了存储芯片以外还有其他的比如解码译码驱动等等。 还有各种闪卡:比如放到数码照相机里面的CF卡用于存储照片,摄像机里面的sd卡,用于存储影像,MFC卡用于手机上等等。 * 2816和2817引脚数和排列不同 * 小型计算机及微型计算机多用双极型晶体管或金属氧化物半导体场效应晶体管(MOSFET)。这类材料可以制成大规模集成电路,体积较小。但停电则失去记忆能力。 静态RAM常用双极型晶体管触发器作为记忆元件(也有用MOSFET的),只要有电源加于触发器,数据即可长期保留。 动态RAM则用电容及MOSFET作为记忆元件。由于电容会漏电,因而常需“刷新”,这就是要求每隔2ms充电一次,为此还须另加一刷新电源。 虽然动态RAM比静态RAM便宜些,但因要刷新,电路上稍为麻烦,因而大多数微型机都采用静态RAM。 * 随机存取存储器(Random Access Memory,RAM): RAM是一种可读可写的存储器,其特点是存储器的任何一个存储单元的内容都可以随机存取(而非顺序存取),而且存取时间与存储单元的物理位置无关。 按照存储信息原理的不同,分为静态RAM和动态RAM。 1、静态RAM(Static RAM, SRAM) 在存储器中,把用于存储(或记忆)一位二进制代码(“0”和“1”)的电路称为基本单元电路、基本存储电路、基本电路或存储元。 (1)静态RAM的基本电路(存储元) 如图所示(参见图4.11),由6个MOS管组成。 其中:由T1~T4构成双稳态触发器(可以用触发器原端A点为高电平表示“1”,低电平表示“0”;触发器非端A‘的状态与原端正好相反); T5、T6是两个开关管,其开与关受行地址选择信号控制,故称为行开关。 T7、T8是两个列开关,受列地址选择信号控制,分别与位线A’和A相连。特别说明的是:T7、T8不包含在基本存储电路中,而是芯片内同一列所有基本存储电路所公用的。 * 假设:基本存储电路已存“1”信号(即A点为高电平)。 需要读出时,首先要选中该存储电路,为此要求行、列地址选择信号均有效,使行开关和列开关均导通,这样:A点的高电平便通过T6、位线,送到读出放大器,在读选择信号有效时,将放大后的信号输出,便完成“1”信号的读出。 * 写入时,无论A原来如何,将Din信号有效,写有效,经两个相反放大器将A和A’分别赋予写入信号及其相反值。触发器不漏电,不会将信号自己消失,但是断电易失,所以是易失性存储器。 * 举例:Intel 2114 RAM Intel 2114的外特性:如图所示。 Intel 2114的容量为1K×4位,即芯片内共有1K个存储单元,每个单元存储4位二进制(即存储字长为4位)。 芯片引脚:地址线位;控制线:写允许信号~WE(低电平表示“写”,高电平表示“读”),片选信号~CS(低电平有效);电源,地。 Intel 2114的结构示意图:见图4.13。 芯片内共有1024 X 4 = 4096 = 64 X 64个基本存储电路,因此存储矩阵:64 (行)X 64(列);采用重合法进行译码驱动。 10位地址分为两部分:行地址6位,通过行地址译码器,翻译成行选择信号,用于从64行中选择一行(即同时选中该行中所有的基本存储电路); 列地址4位,通过列地址译码器,翻译为列选择信号,用于从64列中选择四列; 这样通过行、列选择信号的共同作用,便可选中某个存储单元,从而可对其进行读/写操作。 图中的列I/O电路就是读/写电路。4位数据线是双向数据总线,受输入/输出三态门的控制。 当进行写操作时,应使~CS和~WE均为低电平,此时输入三态门打开,外部数据线位数据便可写入被选中的存储单元; 当进行读操作时,应使~CS为低电平,~WE为高电平,此时输出三态门打开,被选中单元的内容(4位二进制)便可输出至外部数据线。 * 小结:静态RAM的特点 存储信息的原理:利用双稳态触发器来存储(或记忆)二进制信息(“1”和“0”)。只要不断电,所寄存的信息就不会消失。 2. 动态RAM (Dynamic RAM, DRAM) 存储信息的原理:靠电容存储电荷的原理来寄存二进制信息(例如:可以使用电容上存有足够多的电荷来表示“1”,没有电荷则表示“0”)。由于电容上的电荷只能维持很短的时间(如1~2ms),因此即使不断电,信息也会自动消失。为此必须每隔一定时间(一般为2ms)就对所有的存储电路恢复一次原状态,这个过程称为再生或刷新。 与静态RAM相比,具有集成度更高、功耗更低等优点,因此被各类计算机广泛使用。(主要用来构成大容量的存储器如计算机的主存;而静态RAM则用来构成高速小容量存储器,如高速缓冲存储器) (1)动态RAM的基本存储电路 常见的有三管式和单管式两种。如图所示。 三管式:其基本存储电路由T1~T3 3个MOS管组成。Cg为T1的极间电容,用来寄存信息。图中,T4为预充电管(存储矩阵中的每一列共用一个T4管),受预充电信号控制。假设:用Cg上存有电荷表示“1”,无电荷表示“0”),则读写操作过程说明如下: 读出:首先给出一个预充电信号,打开预充电管,电源对读数据线进行预充电至高电平;然后通过读选择信号,使T2管导通,如果原存“0”(Cg上无电荷),则T1管截止,读数据线维持高电平;如果原存“1”(Cg上有足够电荷),则T1导通,从而使读数据线降为低电平。这样,由读出线上的高低电平便可区分原存的信息是“0”还是“1”。 写入:将写入的信号加到写数据线,并通过写选择线”,则在写数据线对Cg充电,使Cg积累足够的电荷,表示“1“;若写”0“,则加低电平,Cg通过T3放电,使Cg进入无电荷状态,表示”0“。 (为了提高集成度,可以将三管电路简化为单管电路) 单管式: 读出:通过字线“(Cs上无电荷),则数据线上无电流,可视为读出”0“;若原存”1“(Cs上有电荷),则Cs通过T管放电,从而在数据线上产生电流,可视为读出“1”。当读出操作完成后,Cs的电荷也便释放殆尽,从而会造成原存信息的丢失,所以单管式存储电路的读出是破坏性读出,为此在读操作后必须进行一次再生操作,来恢复原信息。 写入:通过字线”,则在数据线上加高电平,经T管对Cs充电,使其存储足够的电荷,表示“1”;若写“0”,则加低电平,Cs经T管放电,使Cs进入无电荷状态,表示“0”。 * 4个128×128=4*16k=64k * 存储芯片与CPU芯片连接时,主要考虑地址线、数据线以及控制线如何进行正确的连接。 (1)地址线的连接 存储芯片的地址线数取决于存储芯片的容量(容量不同,地址线数也不相同);CPU的地址线数一般要比存储芯片的地址线数多。 当把CPU芯片与存储芯片相连接时,通常总是将CPU地址线的地位部分与存储芯片的地址线相连。CPU地址线的高位部分可用于产生芯片选择信号,或者用于其他目的。 (2)数据线的连接 CPU的数据线数也往往多于存储芯片的数据线数,因此需要使用多个存储芯片扩展数据位数,使存储器的数据线数与CPU的数据线)读/写线的连接 通常可以直接将CPU的读/写命令线与存储芯片的读/写控制线相连接,利用电平的高和低来区分读和写操作。 (4)片选线的连接 这是存储芯片与CPU连接的关键环节。存储器是由许多存储芯片组成的,在某一段时间哪个或哪些芯片能工作完全取决于哪个或哪些芯片的片选有效。 片选信号往往与CPU地址的高位部分有关,也与CPU的访存控制信号~MREQ有关。 首先解释后者:只有当CPU访问存储器时,才会使~MREQ有效(低电平);当CPU访问I/O设备时, ~MREQ是无效的(高电平)。因此在设计片选信号产生逻辑时必须考虑到该信号。 在解释后者:CPU的地址线往往多于存储芯片的地址线,正如前面所讲,通常总是将CPU地址线的地位部分与存储芯片的地址线相连。那多出的高位部分干什么用?可以和访存控制信号一起用来产生片选信号。 (5)合理选用芯片 一要考虑存储芯片的类型(RAM和ROM及其容量规格),二要考虑每一类芯片的数量。 (6)其他需要考虑的问题:时序配合,负载驱动等。 下面举例说明CPU和存储芯片的连接方式。 * 7 存储器 ①存储器芯片的地址线与地址总线的连接 原则是,从地址总线开始,把它们与存储器芯片的地址线依次相连。 ②存储器芯片的片选线与地址总线的连接 线选法——直接以系统的高位地址作为存储器芯片的片选信号,将用到的高位地址线接往存储器芯片的片选端。当该地址线时,就选中该芯片,即用一根地址线选通一块芯片。 译码法——使用译码器对系统总线中字选余下的高位地址线进行译码,以其译码输出作为存储器芯片的片选信号。 地址线K=65536=216,故组成64K的存储器共需16根地址线根作字选线根作片选线进行 译码,译码电路及译码输出线 的选址范围如右图所示。 例1 用译码法连接容量为64K×8的存储器,若用8K×8的存储器芯片,共需多少片?共需多少根地址线?其中几根作字选线画出译码电路,并标出其输出线的选址范围。若改用线选法能够组成多大容量的存储器?试写出各线根地址线的存储器芯片,故仅能组成容量为24K×8的存储器 A15、A14和A13所选芯片的地址范围分别为: 6000H~7FFFH、A000H~BFFFH和C000H~DFFFH 例1 用译码法连接容量为64K×8的存储器,若用8K×8的存储器芯片,共需多少片?共需多少根地址线?其中几根作字选线画出译码电路,并标出其输出线的选址范围。若改用线选法能够组成多大容量的存储器?试写出各线位的存储器芯片,其数据线根,在与数据总线根数据线相连时,采用并联方式: 1位的存储器芯片,用8片,将每片的数据线依次与数据总线根数据线位的存储器芯片,则将它的8根数据线根数据线) 数据线 存储器 ROM→将芯片的输出允许线OE直接与控制总线的存储器读信号MEMR相连 RAM→将芯片的输出允许线OE(或RD)与扩展总线的MEMR相连;写允许线WE(或WR)与存储器写信号MEMW相连 (3) 读/写命令线K静态RAM的数据线位等不同结构。因此与8位数据总线相连时,字向采用地址串联,位向采用位并联来满足存储器需要的容量和位数。 如要组成1K×8位的存储器,可以采用1024×1位的存储器芯片,也可采用256×4位的存储器芯片 7 存储器 用1024×1位存储器芯片组成的1K RAM 1024=210,故芯片上地址线条,每一单元相应于一位,故只要把它们分别接到数据总线×4芯片上有8条地址线条数据线. 两片组成一页,将数据扩展为8位. 地址总线直接与每片的地址输入端相连,实现页内寻址;A8和A9经过译码,实现页的寻址 7 存储器 例3 8K EPROM和4K静态RAM的连接 通常,ROM和RAM的地址要一起考虑.用EPROM 2732和静态RAM 6116组成8K ROM和4K RAM的连接图如下: 7 存储器 例4 设CPU有16根地址线根数据线,并用MREQ作访存控制信号 ,WR作读/写命令信号(高电平为读,低电平为写)现有这些存储芯片: ROM(2Kx8位,4Kx8位,8Kx8位), RAM(1Kx4位,4Kx8位,8Kx8位), 是从上述规格中选用合适的芯片, 画出cpu和存储芯片的连接图。 要求如下: 1.主存地址空间分配:6000H~67FFH为系统程序区 6800H~6BFFH为用户程序区 2.指出选用的芯片类型及数量 3.详细画出片选逻辑图 门电路 74138译码器 1 & & 7 存储器 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 7 存储器 (3) 分配地址线位 ROM 的地址线位 RAM 的地址线) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K × 8位 1片 ROM 1K × 4位 2片RAM 7 存储器 2K ×8位 ROM 1K ×4位 RAM 1K ×4位 RAM … … … & PD/Progr Y5 Y4 G1 C B A G2B G2A … … MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … … … … … … … 7 存储器 作为存储器的一个附件,存储地址寄存器是必需的。它将所要寻找的存储单元的地址暂存下来,以备下一条指令之用。 存储地址寄存器也是一个可控缓冲寄存器,它具有L门以控制地址的输入。它和存储器的联系是双态的,即地址一进入MAR就立即被送到存储器去 存储地址寄存器(memory address register,MAR) 7 存储器 【例】程序计数器PC,存储地址寄存器MAR和ROM通过总线的联系。 设控制字依次是: (1) CPEPLMER=0110 (2) CPEPLMER=0001 (3) CPEPLMER=1000 问:它们之间的信息是如何流通的? 7 存储器 解: 开机时,先令CLR=1,则 PC=0000 (1) 第1个控制字是: CPEPLMER=0110 即EP=1,PC准备放出数据;LM=1,MAR准备装入数据。 在CLK正前沿到达时,CLK=1,MAR=PC=0000,PC的数据装入MAR,同时MAR立即指向ROM的第一地址,即选中了ROM中的R0存储单元。 7 存储器 (2) 第2个控制字是: CPEPLMER=0001 即ER=1,令ROM放出数据。 也就是说,当ER为高电位,R0中的8位数据就被送入到W总线上去。这样的动作,不需等待时钟脉冲的同步讯号,因而称为异步动作。 7 存储器 (3) 第3个控制字是: CPEPLMER=1000 即CP=1,这是命令PC加1,所以PC=0001。 这是在取数周期完了时,要求PC进一步,以便为下一条指令准备条件。 7 存储器 也是一个可控缓冲寄存器。它的作用是将要写入RAM中去的数据暂存寄MDR中,以等待控制器发出WE=1的命令到来时,才能写入RAM中去。 因为此RAM有256个存储单元,即有256个地址号。所以MAR必是8位的寄存器,才能给8条地址线个地址码。 因为RAM是12位的,所以MDR也必是12位的,才能送出12条数据线到RAM去。 存储器数据寄存器(memory data register,MDR) 7 存储器 【例】一个微型计算机的工作程序分析如图。这一部分系统图是用来分析将数据I0装入到RAM中去的过程的。 设要写入到RAM中去的数据为: I0=1(共12位) 这部分的控制字为: CON=CPEPLMWE MELDLIEI(共8位) 已设计好的控制字的次序如下: CON1=01100000(6016) CON2=00000010(0216) CON3=00000101(0516) CON4=00011000(1816) CON5=10000000(8016) 7 存储器 问:经过CLR=1之后,机器的动作顺序和现象如何? 解(1) 在CON1时 EP=1 LM=1 就是要将PC的内容装到MAR中去,由于CLR已经接受过高电位,PC已被清零, PC=00000000 所以当CLK的前沿一到时: MAR=PC=00000000 (0016) 这是指出存储器RAM中第一个存储单元R0的地址。 7 存储器 (2) 在CON2时 LI=1,为输入寄存器作好准备,以便输入数据I0。 当第2个CLK的前沿到达时,I=I0=1 (C1916) (3) 在CON3时 LD=1,MDR准备接受数据; EI=1,I准备放出数据。 当第3个CLK的前沿到达时, MDR=I=I0=1 7 存储器 (4) 在CON4时 WE=1 ME=1 RAM开始“写入”的动作。 由于RAM是异步工作的,即不受CLK的控制,所以,在WE=1及ME=1时,RAM中的第一个存储单元R0即接受来自暂存于MDR的数据I0,即 R0=MDR=I0 =1(C1916) 7 存储器 (5) 在CON5时 CP=1 这是命令PC加1的指令。 在第4个CLK的前沿到达时, PC=00000001(0116) 这5个控制字组成一条指令,称为例行程序。用一句话来说,这个指令就是“把外围设备的数据(输入字)装入到计算机的内存中去”。 执行结果是: R0=I0 习题 2.1 ALU是什么部件?它能完成什么运算功能?试画出其符号。 2.2 触发器、寄存器及存储器之间有什么关系?请画出这几种器件的符号。 2.3 试述下列器件的功能,并画出它们的符号:可控计数器、环形计数器、程序计数器。 2.4 累加器有何用处?画出其符号。 2.5 三态输出电路有何意义?其符号如何画? 2.6 何谓L门及E门?它们在总线 控制字是什么意义?试举个例子说明之。 2.8 ROM和RAM各有何特点和用处? 习题 2.9 为什么要建立“地址”这个概念? 2.10 除地线 存储地址寄存器(MAR)和存储数据寄存器(MDR)各有何用处? 开始时CLR由高电位变至低电位,计数器全部清除,所以: Q=Q3Q2Q1Q0=0000 第1个时钟的下降沿致使Q=0001 第2个时钟的下降沿到Q=0010 第3个时钟的下降沿到Q=0011 第4个时钟的下降沿到Q=0100 第5个时钟的下降沿到Q=0101 ………… 第15个时钟的下降沿到Q=1111 第16个时钟的下降沿到Q=0000 因此这个计数器可以计由0至15的16个数。如果要计的数更多,就需要更多的位,即更多的JK触发器来组成计数器。如8位JK触发器可计由0至255的256个数,16位JK触发器则可计由0至65 535的65536个数。 * 当选通端 (E端)为高电位时,通过非门而加至两个或非门的将为低电位,则两个或非门的输出状态将决定于A端的电位。当A为高电位,G2就是低电位,而G1为高电位,因而T1导通而T2截止,所以B端也呈现高电位(VB≈VDD);当A为低电位,G2将呈现高电位而G1为低电位,因而T1截止而T2导通,所以B也呈现低电位(VB≈0)。这就是说,在E端为高电位时A的两种可能电平(0和1)都可以顺利地通到B输出去,即E=1时,B=A。 当E端为低电位时,通过非门加至两个或非门的将为高电位。此时,无论A为高或低电位,两个或非门的输出都是低电位,即G1与G2都是低电位。所以T1和T2同时都是截止状态。这就是说,在E端为低电位时,A端和B端是不相通的,即它们之间存在着高阻状态。 * 磁芯大战(core war or core wars)就是汇编程序间的大战,程序在虚拟机中运行,并试图破坏其他程序,生存到最后即为胜者。程序用一种特殊的汇编语言(RedCode)完成,运行于叫做MARS(Memory Array RedCode Simulator)的虚拟机中 * (1)存储器的存取时间与物理位置无关 存储器的任何一个存储单元的内容可以被随机存取,而且存储时间与存储单元的物理位置无关。 随机存储器(RAM):可读可写。根据存储信息的不同原理,又可分为静态RAM(SRAM)和动态RAM(DRAM)。 只读存储器(ROM):只读。常用来存储固定不变的程序和数据。可进一步分为:掩模型ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、用电可擦除可编程ROM(EEPROM).近年来又出现了闪速存储器(Flash Memory)(具有EEPROM的优点,而且比EEPROM快得多!)。 (2)存储器的存取时间与物理地址有关 顺序存取存储器:例如,磁带,要读/写的信息不管在什么位置,都必须从介质的始端开始按顺序寻找,属于串行访问。 直接存取存储器:例如,磁盘,读写时首先磁头可直接定位到目标信息所在的某个小区域(磁道),然后在小区域内顺序查找。(前段属于直接访问,后端属于串行访问) * 主存储器:简称主存,用来存放CPU当前要执行的程序和数据,CPU可直接访问。 辅助存储器:简称辅存,用来存放CPU当前暂时不用的程序和数据,CPU不可直接访问(需要先调入内存)。 两者相比的特点:主存速度快、容量小、位价格高; 辅存速度慢、容量大、位价格低。 高速缓冲存储器(简称:缓存)设置在CPU和主存之间,起缓冲作用。(任何两个速度不同的部件都可以插入缓冲存储器) 主存和缓存合称为内存(内存储器),位于主机内部。 辅存又称外存,位于主机外部。 ①掩膜ROM 厂家在制造集成电路芯片的最后,对用户定做的掩膜ROM进行编程。一旦做好,信息就固化其中,不能改变。因此,只适合于存储成熟的固定程序和数据,大批量生产时成本很低。 ②PROM 可编程ROM(Programmable ROM)。该存储器在出厂时器件中不存入任何信息,是空白存储器,由用户根据需要,利用特殊方法一次性写入所需程序和数据,只能写入一次,以后就不能更改了。它类似于掩膜ROM,适合小批量生产。 ③EPROM 可擦除可编程ROM(Erasable PROM),如2732(4K×8)、2764(8K×8),该存储器允许用户按规定的方法和设备进行多次编程,若编程之后想修改,可用紫外线灯制作的抹除器持续照射一段时间,使存储器全部复原,用户可再次写入新的内容。这对于工程研制和开发特别方便,应用较广,但写入的速度较慢。 ④EEPROM/E2PROM 电可擦除可编程ROM(Electrically Erasable PROM)。E2PROM的特点是:能以字节为单位进行擦除和改写,而不是像EPROM那样整体擦除,也不需要把芯片从用户系统中拔下来用编程器编程,在用户系统上即可进行。随着技术的发展,E2PROM的擦写速度将不断加快,容量将不断提高,可作为非易失性的RAM使用。 * 速度、容量和位价格(价格/位)是评价计算机存储器优劣的三个主要特性。 不同类型的存储器,其特性是不一样的,甚至相差很大。(见图示) 为了使计算机的整体性能优良,通常把各种不同速度、不同容量和位价格的存储器有机组织在一起,构成所谓的“存储系统”。 广泛采用的存储系统是:“缓存-主存-辅存”三级存储系统。它 包含了两个存储层次: 缓存-主存层次:主要解决主存速度相对不足的问题; 主存-辅存层次:主要解决主存容量相对不足的问题。 * 7 存储器 主存的技术指标 (1) 存储容量 主存 存放二进制代码的总位数 存储容量=存储单元个数*存储字长 存储容量=存储单元个数*存储字长/8 存储容量为1GB,存储字长32位,有多少个存储单元呢?如果按字节寻址,地址线多少位呢?如果按字寻址寻址范围多少呢? 7 存储器 (2) 存储速度 (3) 存储器的带宽 读出时间 写入时间 存储器的访问时间 存取时间 存取周期 读周期 写周期 连续两次独立的存储器操作 (读或写)所需的 最小间隔时间 位/秒 字节/秒 单位时间内存储器存取的信息量 主存的技术指标 7 存储器 芯片容量 译 码 驱 动 存 储 矩 阵 读 写 电 路 1K×4位 16K×1位 8K×8位 片选线 读/写控制线 地 址 线 半导体存储芯片的基本结构 7 存储器 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读/写控制线 地 址 线 … 数 据 线 … 片选线 读/写控制线 (低电平写 高电平) (允许读) CS CE WE (允许写) WE OE (低电平有效) 半导体存储芯片的基本结构 7 存储器 用 16K × 1位 的存储芯片组成 64K × 8位 的存储器 32片 当地址为 65 535 时,此 8 片的片选有效 8片 16K × 1位 8片 16K × 1位 8片 16K × 1位 8片 16K × 1位 存储芯片片选线的作用 译码驱动的方法 0,0 15,0 15,7 0,7 读/写控制电路 地 址 译 码 器 字线 D 位线 读 / 写选通 A 3 A 2 A 1 A 0 … … (1) 线选法:用一根字选择线直接选中一个存储单元的各位 0 0 0 0 0,0 0,7 … 0 … 0 7 … D 0 7 D 读 / 写选通 读/写控制电路 每个芯片 16×1位的 A 3 A 2 A 1 A 0 A 4 0,31 0,0 31,0 31,31 Y 地址译码器 X 地 址 译 码 器 32×32 矩阵 … … A 9 I/O A 8 A 7 A 5 6 A Y 0 Y 31 X 0 X 31 D 读/写 … … 0,0 31,0 0,31 … … I/O D 0,0 读 1K×1位 (2) 重合法:用X,Y两个方向上的地址决定被选单元 7 存储器 用以存放固定程序的存储器,一旦程序存放进去之后,即不可改变。也就是说,不能再“写”入新的字节,而只能从中“读”出其所存储的内容,因此称为只读存储器。 8×4 ROM集成电路 R0的地址号为A2A1A0=000,当E门为高电位时数据线 只读存储器(ROM) 7 存储器 1. 掩模 ROM ( MROM ) 只读的 行列选择线交叉处有 MOS 管为“1” 行列选择线交叉处无 MOS 管为“0” 2. PROM (一次性编程) VCC 行线 列线 熔丝 熔丝断 为 “0” 为 “1” 熔丝未断 ROM类型 7 存储器 ROM类型 3. EPROM (多次性编程 ) (1) N型沟道浮动栅 MOS 电路 G 栅极 S 源 D 漏 紫外线全部擦洗 D 端加正电压 形成浮动栅 S 与 D 不导通为 “0” D 端不加正电压 不形成浮动栅 S 与 D 导通为 “1” S G D N + N + P 基片 G D S 浮动栅 SiO 2 + + + + + _ _ _ 7 存储器 … 控制逻辑 Y 译码 X 译 码 数据缓冲区 Y 控制 128 × 128 存储矩阵 … … PD/Progr CS A10 A7 … A6 A0 … … DO0 … DO7 1 12 … A7 A1 A0 VSS DO2 DO0 DO1 … 2716 24 13 … VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 … (2) 2716 EPROM 的逻辑图和引脚 PD/Progr PD/Progr 功率下降 / 编程输入端 读出时 为 低电平 ROM类型 7 存储器 4. EEPROM (多次性编程 ) 电可擦写 局部擦写 全部擦写 5. Flash Memory (闪速型存储器) 比 EEPROM快 EPROM 价格便宜 集成度高 EEPROM 电可擦洗重写 具备 RAM 功能 ROM类型 7 存储器 1.EPROM 常用EPROM以1片2716(2K×8)为最 基本容量.如:2732→4K×8,2764→8K×8,27128→16K×8,27256→32K×8 2716等只读存储器芯片的引线排列: 常用的ROM芯片 7 存储器 2. EEPROM 常用芯片有2816(2K×8)、2817(2K×8)和2864(8K×8). 2816和2864的引线A的引线 存储器 随机存储器(RAM) 双极型RAM→主要用在高速微机中. 静态RAM→不需刷新;功耗大;适宜于 MOS型RAM 存储容量较小的系统中使用 动态RAM→需刷新;集成度高;功耗低; 适于构成大容量的存储器系统 又叫做读/写存储器。它和ROM之区别在于这种存储器不但能读取已存放在其各个存储单元中的数据,而且还能够随时写进新的数据,或者改写原来的数据。因此,RAM的每一个存储单元相当于一个可控缓冲寄存器。 7 存储器 RAM的符号 A——地址线; DIN——要写入的数据; DOUT——要读出的数据;ME——选通此RAM的E门。 7 存储器 1. 静态 RAM (SRAM) (1) 静态 RAM 基本电路 A′ 触发器非端 1 T 4 T ~ 触发器 5 T T 6 、 行开关 7 T T 8 、 列开关 7 T T 8 、 一列共用 A 触发器原端 T1 ~ T4 T5 T6 T 7 T 8 A′ A 写放大器 写放大器 DIN 写选择 读选择 DOUT 读放 位线A 位线A ′ 列地址选择 行地址选择 T1 ~ T4 A′ T1 ~ T4 T5 T6 T7 T8 A 写放大器 写放大器 DIN 写选择 读选择 读放 位线A 位线A ′ 列地址选择 行地址选择 DOUT ① 静态 RAM 基本电路的 读 操作 行选 T5、T6 开 T7、T8 开 列选 DOUT 读选择有效 T1 ~ T4 T5 T6 T7 T8 A′ A DIN 位线A 位线A ′ 列地址选择 行地址选择 写放 写放 读放 DOUT 写选择 读选择 ② 静态 RAM 基本电路的 写 操作 行选 T5、T6 开 两个写放 DIN 列选 T7、T8 开 (左) 反相 T5 A′ (右) T8 T6 A DIN DIN T7 写选择有效 T1 ~ T4 7 存储器 如:6116芯片(存储容量2KB)的引线 常用的静态RAM芯片 7 存储器 如:6264芯片的引线 片选1 CE2 片选2 WE 写允许 OE 输出允许 7 存储器 存储容量 1K×4 位 I/O 1 I/O 2 I/O 3 I/O 4 A 0 A 8 A 9 WE CS VCC GND Intel 2114 … Intel 2114 外特性 Intel 2114的容量为1K×4位,即芯片内共有1K个存储单元,每个单元存储4位二进制(即存储字长为4位)。 芯片引脚:地址线位;控制线:写允许信号~WE(低电平表示“写”,高电平表示“读”),片选信号~CS(低电平有效);电源,地 7 存储器 DD 预充电信号 读选择线) 动态 RAM 基本单元电路 2. 动态 RAM ( DRAM ) 读出与原存信息相反 读出时数据线 写入与输入信息相同 写入时 CS 充电 为 “1” 放电 为 “0” T3 T2 T1 T 无电流 有电流 7 存储器 常用芯片有64K×1、64K×4、1M×1、1M×4等。 2164A芯片的引线列译码器、行地址锁存器、列地址锁存器、“4选1”I/O控制门和多路开关 常用的动态RAM芯片 7 存储器 内存条 内存条是一块焊接了多片存储器并带接口引脚的小型印刷电路板,将其插入主板上的存储器插槽中即可。 SIMM(single in-line memory modules) 8位数据宽,带32条单边引线条引线 存储器 DIMM(dual in-line memory modules) 64位数据宽度带168条引线的内存条,Pentium系列微机主板上只要插上一条即可工作。DIMM内存条由8片8位数据宽度的同型号IC芯片组成,有的则由9片组成,增加的1片作校验位用。有的DIMM内存条的边角上还附有一块小芯片,这是一片串行接口的EEPROM,称为串行在片检测(serial presence detect)。 7 存储器 电池式NVRAM由静态随机存储器SRAM、备用电池和切换电路组成。备用电池在外接电源断开或下降至3V时自动接入电路继续供电,以免信息丢失。电池式NVRAM芯片的引线排列与SRAM芯片兼容。 3.非易失性随机存储器 NVRAM(non volatile RAM) 断电后信息不丢失的RAM。 主要有两种形式:电池式NVRAM和形影式NVRAM。 7 存储器 SRAM和EEPROM的存储容量相同,且逐位一一对应。EEPROM中的信息必须调出后存放到SRAM中(有些芯片上电后自动电池)才能与CPU交换信息。在正常运行时对形影式NVRAM的读或写操作只与SRAM交换信息。SRAM中的信息也可以存入EEPROM中,但在外接电源断开或发生故障时,它可以立即把SRAM中的信息保存到EEPROM中,使信息得到自动保护。 3.非易失性随机存储器 NVRAM(non volatile RAM) 形影式NVRAM由SRAM和EEPROM组成。 7 存储器 用 1K × 4位 存储芯片组成 1K × 8位 的存储器 ?片 1. 存储器容量的扩展 (1) 位扩展 (增加存储字长) 10根地址线片 存储器与CPU的连接 7 存储器 (2) 字扩展(增加存储字的数量) 用 1K × 8位 存储芯片组成 2K × 8位 的存储器 11根地址线 ??? ??? ??? ??? ??? WE A1 A0 ??? A9 CS0 A10 1 CS1 7 存储器 (3) 字、位扩展 用 1K × 4位 存储芯片组成 4K × 8位 的存储器 8根数据线 CS0 CS1 CS2 CS3 片选 译码 … … … … … … … … 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 ?片 8片 7 存储器 2.存储器与CPU的接口 地址线的连接 CPU低地址线与芯片地址线相连,高位地址线) 数据线的连接 对芯片扩位与CPU数据线) 读/写命令线的连接 CPU与芯片的读写控制线) 片选线的连接 片选信号与MREQ访存控制信号共同控制 (5) 合理选择存储芯片 (6) 其他 时序、负载 3 寄存器 可控缓冲寄存器 增设一个可控的“门”。是由两个与门、一个或门以及一个非门所组成的。 LOAD为低电平,右与门阻塞,自锁 LOAD为高电平,左与门阻塞,装载 3 寄存器 多位可控缓冲寄存器 每位各自有一套“L门”电路 只用一个非门 只有一个LOAD输入端 CLR为高电平时则可用以清除,使其中各位变为0 3 寄存器 移位寄存器(shifting register) 能将其所存储的数据逐位向左或向右移动 如用来判断最左边的位是0或1等。 左移寄存器 右移寄存器 3 寄存器 可控移位寄存器 和可控缓冲寄存器一样,只要在每一位的电路上增加一个LOAD门(L门)即可以达到控制的目的。 SHL——左移(shift to the left) SHR——右移(shift to the right) 3 寄存器 计数器(counter) 由若干个触发器组成的寄存器,它的特点是能够把存储在其中的数字加1。 计数器的种类: 行波计数器 同步计数器 环形计数器 程序计数器 3 寄存器 行波计数器(travelling wave counter) 水波前进一样逐位进位下去 特点 J,K输入端都是悬浮的,即各位都是翻转触发器 异步时序电路,时钟脉冲的下降沿一到就会翻转 3 寄存器 可控行波计数器 J,K输入端连在一起引出来,由计数控制端COUNT的电位信号来控制。 当COUNT为高电位时,JK触发器才有翻转的可能。低电位时就不可能翻转。 3 寄存器 同步计数器(synchronous counter) 将时钟脉冲同时加到各位的触发器的时钟输入端,而将前一位的输出端(Q)接到下一位的JK端去。 3 寄存器 环形计数器(ring counter) 仅有唯一的一位为1,其他各位为0 不是用来计数用,而是用来发出顺序控制信号的 3 寄存器 程序计数器(program counter) 是一个行波计数器(也可用同步计数器)。 可以从0开始计数,也可以将外来的数装入其中 3 寄存器 累加器(accumulator) 多个触发器组成的多位寄存器,能装入及输出数据 不进行加法运算,而是作为ALU运算过程的代数和的临时存储处 能使存储其中的数据左移或右移,所以它又是一种移位寄存器 4 三态输出电路 三态输出电路(或称三态门) 如果一条信号传输线既能与一个触发器接通,也可以与其断开而与另外一个触发器接通,则一条信息传输线就可以传输随意多个触发器的信息了。三态门就是为了达到这个目的而设计的。 由两个或非门和两个NMOS晶体管(T1,T2)及一个非门组成 4 三态输出电路 双向三态输出电路 用两个单向三态输出电路来组成 三态门(E门)和装入门(L门)一样,都可加到任何寄存器(包括计数器和累加器)电路上去。这样的寄存器就称为三态缓冲寄存器。L门专管对寄存器的装入数据的控制,而E门专管由寄存器输出数据的控制。可用于总线控制 A为输出端,C为其输入端。 EOUT=1时,B=A,信息由左向右传输;EIN =1时,C=B,信息由右向左传输。 5 总线结构 A、B、C、D:带有L和E门的三态缓冲寄存器 控制字CON=LAEALBEBLCECLDED 规定:在某一时钟节拍(CLK为正半周),只有一个寄存器L门为高电位,和另一寄存器的E门为高电位。 则:E门为高电位的寄存器的数据就可以流入到L门为高电位的寄存器中去。 例如: CON=10010000数据由B→A CON=01100000数据由A→B CON=01001000数据由A→C CON=01000010数据由A→D CON=00100001数据由D→B CON=10000100数据由C→A 6 译码器 3个输入端、3个控制端及8个输出端 只有当控制端为100时,才会在输出的某一端(由输入端C、B、A的状态决定)输出低电平信号,其余的输出端仍为高电平。 3-8译码器74LS138 6 译码器 当E=0时,输出均为1,译码器没有工作。 当E=1时,译码器进行译码输出: A1A0=00时,只有Y0=0 A1A0=01时,只有Y1=0 A1A0=10时,只有Y2=0 A1A0=11时,只有Y3=0。 可见,输入的代码不同,译码器的输出状态也就不同,从而完成了把输入代码翻译成对应输出线上的控制信号。 带E门的译码器 7 存储器 1. 按存储介质分类 (1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器 易失 TTL 、MOS 磁头、载磁体 硬磁材料、环状元件 激光、磁光材料 非 易 失 存储器分类 7 存储器 MOS管 FOX (field-oxide) 用于分离CMOS器件 Drain Source Gate 半导体存储器 7 存储器 磁带 软磁盘 硬磁盘 磁表面存储器 7 存储器 磁芯存储器 磁芯存储器(1948年):直径不到1毫米磁芯里可穿进一根极细的导线”的讯号电流流经导线,就能使磁芯按两种不同方向磁化,信息便以磁场形式被储存 7 存储器 激光存储器 7 存储器 1. 概述 采用光存储技术 采用非磁性介质 采用磁性介质 第一代光存储技术 第二代光存储技术 不可擦写 可擦写 2. 光盘的存储原理 只读型和只写一次型 可擦写光盘 热作用(物理或化学变化) 热磁效应 利用激光写入和读出 激光存储器 7 存储器 存储器分类 (1) 存取时间与物理地址无关(随机访问) 顺序存取存储器 磁带 (2) 存取时间与物理地址有关(串行访问) 随机存储器 只读存储器 直接存取存储器 磁盘 2. 按存取方式分类 7 存储器 3.按在计算机中的作用分类 磁盘、磁带、光盘 高速缓冲存储器(Cache) Flash Memory(闪烁存储器) 存 储 器 主存储器 辅助存储器 MROM PROM EPROM EEPROM RAM ROM 静态 RAM 动态 RAM 存储器分类 7 存储器 存储器的层次结构 高 低 小 大 快 慢 辅存 寄存器 缓存 主存 磁盘 光盘 磁带 光盘 磁带 速度 容量 价格 位 / CPU CPU 主机 7 存储器 缓存 CPU 主存 辅存 缓存 主存 辅存 主存 虚拟存储器 10 ns 20 ns 200 ns ms 虚地址 逻辑地址 实地址 物理地址 主存储器 (速度) (容量) 程序的局部性原理 存储器的层次结构 7 存储器 主存储器(memory) 是计算机的主要组成部分 既可用来存储数据,也可用以存放计算机的运算程序 由寄存器组成,可以看做一个寄存器堆 每个存储单元实际上相当于一个缓冲寄存器 分为两大类: 只读存储器(ROM) 随机存取存储器(RAM) 一旦程序存放进去之后,不能再“写”入新的字节,只能读取 能够随时写进新的数据,或者改写原来的数据。相当于一个可控缓冲寄存器。 7 存储器 主存储器的一般结构 由存储体、地址寄存器、地址译码驱动电路、读写电路、数据寄存器和控制逻辑等六部分组成。 数据寄存器 地址寄存器 CPU 主 存 读 数据总线 存储器 为了便于存入和取出,每个存储单元必须有一个固定的地址。为了减少存储器向外引出的地址线,组成存储器的存储器芯片内部都自带有译码器。 地址译码的原理 根据二进制编码译码的原理,除地线公用之外,n根导线n个的地址号。 地址线 8 16 … 256 512 1K 2K 4K 8K 16K 32K 64K 为什么译码? 7 存储器 例:一个16×8的存储器,是一个有16个存储单元,每个单元为8位记忆字(即每单元存一个字节)的集成电路片 地址译码的原理 7 存储器 地址编址 字:每个存储单元所存储的内容,由若干位(bit)组成 字节(byte):8个记忆元件的存储单元就是8位的记忆字 高位字节 地址为字地址 低位字节 地址为字地址 设地址线 根 按 字节 寻址 按 字 寻址 若字长为 16 位 按 字 寻址 若字长为 32 位 字地址 字节地址 11 10 9 8 7 6 5 4 3 2 1 0 8 4 0 字节地址 字地址 4 5 2 3 0 1 4 2 0 224 = 16 M 8 M 4 M 7 存储器 2.在一般微型计算机中,地址线条地址线K字节。这里的1K和习惯为1 000不一样,请务必注意。 说明: 第一章 * * * * * * * * * * * * * * 电子信息类专业学科基础课程 物理与电子信息学院 * 授课教师:侯俊钦 微机原理 第二章 微型计算机的基本组成电路 第2章 微型计算机的基本组成电路 章节目录 算术逻辑单元 触发器 1 2 3 寄存器 4 三态输出电路 5 总线 算术逻辑单元 二进制数的四则运算 布尔代数的逻辑运算 A和B为两个二进制数 S为其运算结果 control为控制信号 算术逻辑单元(arithmetic logic unit,缩写ALU) 2 触发器 RS触发器 组成其它触发器的基础,可用与逻辑组成,也可用或逻辑组成。 2 触发器 Q G1 & & S R G2 Q 1 1 1 0 0 1 0 1 0 1 0 0 1 1 设触发器的初始状态为“1”态,即 Q = 1、Q = 0。则触发器的“1”状态可以自动保持,形成稳态; 此时,Q = 0、Q = 1, 即无论触发器的初态为何态 , 触发器置为“0”态。当脉冲消失后,触发器保持“0”态不变。 同理若触发器的初始状态为 “0”态,即 Q = 0、Q = 1, 触发器也可自动保持“0”态。可见,触发器具有 保持原状态不变的功能,这就是它的存储或记忆的功能。 1) S = 1, R = 0 RS触发器 2 触发器 Q G1 & & S R G2 Q 1 0 1 0 1 1 0 0 此时,Q = 1、Q = 0, 即无论触发器的初态为何态,触发器置为“1”态。当脉冲消失后,触发器保持“1”态不变。 2) S=0, R=1 3) S=0, R=0 当R端和S端同时加低电平或负脉冲时, 两个与非门输出都为1, 这不符合 Q 与 Q 状态相反的逻辑要求, 且当负脉冲消失后, 触发器将由各种偶然因素决定其最终状态。因此这是不允许出现的状态,使用时应禁止出现。 可见,由与非门组成的基本RS触发器在低电平信号作用下, 触发器可以从一个稳态转换到另一个稳态。 RS触发器 2 触发器 带时标脉冲RS触发器 门G1、G2组成基本RS触发器,G3、G4 为控制门,CP为控制信号(时钟信号) 2.电路特点 (1)CP = 0,G3、G4门被封锁,R S 不起作用, Q与 Q 维持原态。 (2)CP 由 0 →1, G3、G4门打开, R S 起作用, 此时 Q与 Q 状态由 R S 决定。 1.电路结构与逻辑符号 Q Q G 1 & & G 2 S R G 3 & & G 4 S CP R 带时标脉冲RS触发器动作特点为:在CP=1期间的所有时间内,只要输入信号有变化,就可能产生触发器的状态改变。在CP=0时,输入驱动信号对触发器的状态没有影响。 2 触发器 D触发器 RS触发器的基础上引伸,加入1个非门变成了只有一个输入端 2 触发器 带时标的D触发器 和带时标的RS触发器相同,高电平有效 时标脉冲CLK一般都是方波,在CLK处于正半周内的任何瞬间,触发器都有翻转的可能。 2 触发器 带边缘触发的D触发器 RC微分电路,使方波电压信号的前沿产生正尖峰,前沿到达的瞬间,触发器才产生翻转动作 可以使整个计算机运行在高度准确的协调节拍之中 2 触发器 带预置和清除端的D触发器 边缘触发器基础上增加两个或门就可以实现 与时标脉冲以及D输入端信号无关 2 触发器 各种边缘触发的D触发器 “○”代表负边缘触发 2 触发器 JK触发器 组成计数器的理想记忆元件,在RS触发器前面增加两个与门,并从输出(Q和Q)到输入(与门的输入端)作交叉反馈 2 触发器 JK触发器的功能 后面的计数器就是利用JK触发器的翻转特性而组成的 2 触发器 JK触发器的符号 3 寄存器 由触发器组成 一个触发器就是一个一位寄存器 多个触发器可组成一个多位寄存器。 寄存器(register) 3 寄存器 寄存器种类 寄存器由于其在计算机中的作用之不同而具有不同的功能,从而被命名为不同的名称。 缓冲寄存器——用以暂存数据 移位寄存器——能够将其所存的数据一位一位地向左或向右移 计数器——一个计数脉冲到达时,会按二进制数的规律累计脉冲数 累加器——用以暂存每次在ALU中计算的中间结果 3 寄存器 缓冲寄存器 缓冲寄存器用于暂存某个数据,以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其他记忆元件中去。 由于不可控之故,在CLK正前沿一到就会立即被来到门口的数据X替代掉。 第一章 * * * * * * * * * * * * * * 开始时CLR由高电位变至低电位,计数器全部清除,所以: Q=Q3Q2Q1Q0=0000 第1个时钟的下降沿致使Q=0001 第2个时钟的下降沿到Q=0010 第3个时钟的下降沿到Q=0011 第4个时钟的下降沿到Q=0100 第5个时钟的下降沿到Q=0101 ………… 第15个时钟的下降沿到Q=1111 第16个时钟的下降沿到Q=0000 因此这个计数器可以计由0至15的16个数。如果要计的数更多,就需要更多的位,即更多的JK触发器来组成计数器。如8位JK触发器可计由0至255的256个数,16位JK触发器则可计由0至65 535的65536个数。 * 当选通端 (E端)为高电位时,通过非门而加至两个或非门的将为低电位,则两个或非门的输出状态将决定于A端的电位。当A为高电位,G2就是低电位,而G1为高电位,因而T1导通而T2截止,所以B端也呈现高电位(VB≈VDD);当A为低电位,G2将呈现高电位而G1为低电位,因而T1截止而T2导通,所以B也呈现低电位(VB≈0)。这就是说,在E端为高电位时A的两种可能电平(0和1)都可以顺利地通到B输出去,即E=1时,B=A。 当E端为低电位时,通过非门加至两个或非门的将为高电位。此时,无论A为高或低电位,两个或非门的输出都是低电位,即G1与G2都是低电位。所以T1和T2同时都是截止状态。这就是说,在E端为低电位时,A端和B端是不相通的,即它们之间存在着高阻状态。 * 磁芯大战(core war or core wars)就是汇编程序间的大战,程序在虚拟机中运行,并试图破坏其他程序,生存到最后即为胜者。程序用一种特殊的汇编语言(RedCode)完成,运行于叫做MARS(Memory Array RedCode Simulator)的虚拟机中 * (1)存储器的存取时间与物理位置无关 存储器的任何一个存储单元的内容可以被随机存取,而且存储时间与存储单元的物理位置无关。 随机存储器(RAM):可读可写。根据存储信息的不同原理,又可分为静态RAM(SRAM)和动态RAM(DRAM)。 只读存储器(ROM):只读。常用来存储固定不变的程序和数据。可进一步分为:掩模型ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、用电可擦除可编程ROM(EEPROM).近年来又出现了闪速存储器(Flash Memory)(具有EEPROM的优点,而且比EEPROM快得多!)。 (2)存储器的存取时间与物理地址有关 顺序存取存储器:例如,磁带,要读/写的信息不管在什么位置,都必须从介质的始端开始按顺序寻找,属于串行访问。 直接存取存储器:例如,磁盘,读写时首先磁头可直接定位到目标信息所在的某个小区域(磁道),然后在小区域内顺序查找。(前段属于直接访问,后端属于串行访问) * 主存储器:简称主存,用来存放CPU当前要执行的程序和数据,CPU可直接访问。 辅助存储器:简称辅存,用来存放CPU当前暂时不用的程序和数据,CPU不可直接访问(需要先调入内存)。 两者相比的特点:主存速度快、容量小、位价格高; 辅存速度慢、容量大、位价格低。 高速缓冲存储器(简称:缓存)设置在CPU和主存之间,起缓冲作用。(任何两个速度不同的部件都可以插入缓冲存储器) 主存和缓存合称为内存(内存储器),位于主机内部。 辅存又称外存,位于主机外部。 ①掩膜ROM 厂家在制造集成电路芯片的最后,对用户定做的掩膜ROM进行编程。一旦做好,信息就固化其中,不能改变。因此,只适合于存储成熟的固定程序和数据,大批量生产时成本很低。 ②PROM 可编程ROM(Programmable ROM)。该存储器在出厂时器件中不存入任何信息,是空白存储器,由用户根据需要,利用特殊方法一次性写入所需程序和数据,只能写入一次,以后就不能更改了。它类似于掩膜ROM,适合小批量生产。 ③EPROM 可擦除可编程ROM(Erasable PROM),如2732(4K×8)、2764(8K×8),该存储器允许用户按规定的方法和设备进行多次编程,若编程之后想修改,可用紫外线灯制作的抹除器持续照射一段时间,使存储器全部复原,用户可再次写入新的内容。这对于工程研制和开发特别方便,应用较广,但写入的速度较慢。 ④EEPROM/E2PROM 电可擦除可编程ROM(Electrically Erasable PROM)。E2PROM的特点是:能以字节为单位进行擦除和改写,而不是像EPROM那样整体擦除,也不需要把芯片从用户系统中拔下来用编程器编程,在用户系统上即可进行。随着技术的发展,E2PROM的擦写速度将不断加快,容量将不断提高,可作为非易失性的RAM使用。 * 速度、容量和位价格(价格/位)是评价计算机存储器优劣的三个主要特性。 不同类型的存储器,其特性是不一样的,甚至相差很大。(见图示) 为了使计算机的整体性能优良,通常把各种不同速度、不同容量和位价格的存储器有机组织在一起,构成所谓的“存储系统”。 广泛采用的存储系统是:“缓存-主存-辅存”三级存储系统。它 包含了两个存储层次: 缓存-主存层次:主要解决主存速度相对不足的问题; 主存-辅存层次:主要解决主存容量相对不足的问题。 * 为了区分不同的存储单元,为每个单元赋予唯一的单元地址,以便按地址访问。 我们把一个存储单元所存储的内容(指令或数据)称为“存储字“。 不同的机器,其存储字长是不一样的,但为了方便处理字符信息,通常都将存储字长设计为8位二进制(即一个字节)的倍数。(也就是说:一个存储字由一个或多个字节构成) 现代计算机通常规定:既可按字寻址(一次读/写一个存储字);也可按字节寻址(一次读/写一个存储字中的某个字节)。 那么,主存中存储单元地址是如何分配呢?存储字的地址又是如何规定的? 举例说明: 图(a):IBM 370, 字长32位,每个存储字由连续的4个字节构成,每个字节都有自己的地址,每个存储字的地址就用构成该字的高位字节的地址来表示。这样,所有的字地址都是4的整数倍(对应地址码的最低两位为00),同一个字的不同字节的位置可以用地址码的最后两位来区分。 图(b):PDP-11,字长16位,每个存储字由连续的2个字节构成,每个存储字的地址就用构成该字的低位字节的地址来表示(因为同一个字中字节排列顺序不同,此处:低位字节在前,高位字节在后;IIBM 370: 高位字节在前,低位字节在后)。所有的字地址都是2的整数倍(对应地址码的最低两位为0),同一个字的两个字节的位置可以用地址码的最后一位来区分。 举例:这两个例子正好是一个大端,小端模式问题: 低字节存在低地址端,高字节存在高地址端,即小端;低位字节地址为字地址 PDP-11小端:存储字长2字节,字地址由存储字中低位字节的位置 高字节存在低地址端,低字节存在高地址端,即大端;高位字节地址为字地址 IBM 370 大端;存储字长4B,按字节编地址时,字地址取了每个字的高位字节地址。 寻址: IBM 370 计算机按字节寻址时,假如寻址6号字节时,6=0110,前两位的01指出字地址为0100=4;后两位的01指出字节地址10偏移2个字节 PDP-11取3号地址0011字节地址用最后一位地址来表示偏移=字长-低位字节-1=2-1-1=0,前面的高地址表示字地址0010。 * 存储容量=存储单元的个数*存储字长 ——用位表示,1GB=1073741824bit,存储单元:268435456个=228,按字节230 * 主存的技术指标主要有存储容量和存储速度。 存储容量—主存存放二进制信息的总量,通常采用总字节数来表示。即:存储容量=存储单元个数X存储字长/8。例如,某32位机主存的存储容量为4GB,则按字节寻址的地址线位;按字寻址对应的地址线位地址线位用于区分同一个字中的4个不同字节)。一般来说,主存容量越大,计算机运行程序时访问辅存的次数就越少,整机性能就越好。 存储速度:通常使用存取时间和存取周期来表示。 存取时间—又称为存储器的访问时间,是指从启动一次存储器操作(读或写)到存储器完成该操作为止所需要的全部时间。根据操作类型的不同,存取时间有读出时间和写入时间两种。读出时间是指从存储器接收到有效地址开始,到存储器产生有效输出为止所需的全部时间;写入时间是指从存储器接收到有效地址开始,到存储器把数据写入被选中单元为止所需的全部时间。 存储周期—是指存储器连续两次独立的存储器操作所需的最小间隔时间。存储周期有读周期和写周期两种。为方便实现,通常设定:读周期=写周期。另外,存储周期通常大于存取时间。现代MOS型存储器的存取周期可达100ns;双极型可达10ns。 存储器的带宽:是指单位时间内存储器存取的信息量,通常用位/秒来表示。带宽是与存取周期密切相关的指标,是衡量数据传输率的重要技术指标,也是改善机器性能瓶颈的一个关键因素。例如,设存取周期为500ns,每个存取周期可访问的信息量为16位二进制,则它的带宽为32M位/秒。 * 现代计算机的主存都是采用半导体存储器构成的。现代半导体存储器都用超大规模集成电路工艺制成芯片(即半导体存储芯片),其优点是集成度高、体积小、功耗低、存取时间短。 这里简单介绍半导体存储芯片的基本结构和译码驱动方式。 基本结构: 在一个芯片内集成了存储矩阵、译码驱动电路和读/写

http://steveouch.com/fudongcitou/313.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有